9月7日，英国利物浦约翰摩尔大学博士Zhigang Ji来中国科学院微电子研究所进行学术交流，并作了题为Advanced CMOS device characterization and modelling for reliability-aware device/circuit co-design的学术报告。微电子所青促会小组成员、微电子重点实验室副研究员毕津顺主持交流会。全所科研人员、研究生共40余人参加了交流会。

　　Zhigang Ji在报告中指出，随着半导体制造结点越来越小，电路可靠性问题日益受到关注，电路/系统的可靠性问题和更高错误率对制造性设计的要求逐步提高，迫切需要优化设计性能、可靠性、功耗和成本，而传统的电路模型和表征技术已很难满足要求。Zhigang Ji介绍了先进互补金属氧化物半导体（CMOS）器件在电路/系统中的可靠性设计和模型，以及一种改进型缺陷中心框架及其与商业电路模拟器的集成。该框架已被实验证明适合22纳米以下结点技术。他详细讲解了利用该框架改进和提高IMEC的先进Ge/III-V器件的技术开发过程，并同与会人员就电路可靠性等领域进行了热烈的学术讨论。

　　Zhigang Ji现任英国利物浦约翰摩尔大学高级讲师，研究重点是先进逻辑和存储器件的退化现象和可靠性建模以及电路/系统的交互问题，先后发表期刊和会议论文60余篇，部分研究成果已被应用到吉时利仪器产品。